DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

15847984

Basic Patent (No, Kind, Date): JP 2000047255 A2 20000218 <No. of Patents: 002>

LIQUID CRYSTAL DISPLAY PANEL (English)
Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD

Author (Inventor): KANEKO NAOMI; MINAMINO YUTAKA; NAKAMURA MIKA

IPC: *G02F-001/136; G02F-001/1345; G09G-003/36 Derwent WPI Acc No: *G 00-228333; G 00-228333

Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2000047255 A2 20000218 JP 98210714 A 19980727 (BASIC)

JP 3263365 B2 20020304 JP 98210714 A 19980727

Priority Data (No,Kind,Date): JP 98210714 A 19980727 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

06461681

Image available

LIQUID CRYSTAL DISPLAY PANEL

PUB. NO.:

2000-047255 [JP 2000047255 A]

PUBLISHED:

February 18, 2000 (20000218)

INVENTOR(s): KANEKO NAOMI

MINAMINO YUTAKA

NAKAMURA MIKA

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD

APPL. NO.:

10-210714 [JP 98210714]

FILED:

July 27, 1998 (19980727)

INTL CLASS:

G02F-001/136; G02F-001/1345; G09G-003/36

ABSTRACT

PROBLEM TO BE SOLVED: To make it possible to check pixel defects in a state of an array substrate before liquid crystal filling process, and moreover, inspect the substrate in a short time.

SOLUTION: Relating to a liquid crystal display panel displaying by a linesequential method, a scanning signal line drive circuit 18 which transmits scanning signals to scanning signal lines V1,..., Vn, and an image signal line drive circuit 17 which transmits image signals to image signal lines S1,..., Sn are formed of semiconductor layers formed on the array substrate 11. The end parts on one side of the image signal lines S1,..., Sn connected with the image signal line drive circuit 17, and the end parts on the other side of the image signal lines S1,..., Sn are connected with a pixel defect inspection circuit 20 for checking pixel defects. The pixel defect inspection circuit 20 is composed of semiconductor layers formed on the array substrate 11.

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2000-47255

(P2000-47255A)

(43)公開日 平成12年2月18日(2000.2.18)

(51) Int. Cl. 7

識別記号

500

FΙ

テーマコート (参考)

G02F 1/136

1/1345

GO2F 1/136

500

2H092

1/1345

5C006

G09G 3/36

G09G 3/36

審査請求 未請求 請求項の数4 〇L (全12頁)

(21)出願番号

特願平10-210714

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(22)出願日

平成10年7月27日(1998.7.27)

(72)発明者 金子 尚美

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 南野 裕

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100101823

弁理士 大前 要

最終頁に続く

(54) 【発明の名称】液晶表示パネル


(57)【要約】

【課題】 液晶注入工程前のアレイ基板の状態におい て、画素欠陥の検査を行うことができ、しかも短い時間 で検査を行うことができるようにした液晶表示パネルを 提供する。

【構成】 線順次駆動方式により表示を行う液晶表示パ ネルである。走査信号線V1, …, Vnに走査信号を伝 達する走査信号線駆動回路18及び画像信号線S1、 …, Snに画像信号を伝達する画像信号線駆動回路17 が、前記アレイ基板11上に形成された半導体層により 構成されている。画像信号線S1、…, Snの一方側の 端部には、画像信号線駆動回路17が接続され、画像信 号線S1、…、Snの他方側の端部には、画素欠陥を検 査するための画素欠陥検査用回路20が接続されてい

る。 画素欠陥検査用回路20は、アレイ基板11上に形

成された半導体層により構成されている。



【特許請求の範囲】

【請求項1】 複数の画像信号線と複数の走査信号線と がマトリクス状に形成され、且つ画像信号線と走査信号 線との各交点近傍位置にそれぞれ画素スイッチング素子 が形成されたアレイ基板を備え、前記走査信号線に走査 信号を伝達する走査信号線駆動回路及び前記画像信号線 に画像信号を伝達する画像信号線駆動回路が、前記アレ イ基板上に形成された半導体層により構成され、線順次 駆動方式により表示を行う液晶表示パネルにおいて、

1

前記画像信号線の一方側の端部には、前記画像信号線駆 10 動回路が接続され、画像信号線の他方側の端部には、画 素欠陥を検査するための画素欠陥検査用回路が接続され ており、この画素欠陥検査用回路は、前記アレイ基板上 に形成された半導体層により構成されていることを特徴 とする液晶表示パネル。

【請求項2】 前記画繋欠陥検査用回路は、

各画像信号線毎に設けられ、各画像信号線を介して1走 査信号線毎に読み出された各画素毎の容量に蓄積されて いる電荷の放電電流値または放電電圧値と、予め定めた 基準値とを比較して、大小関係に応じた論理値に変換し 20 板の状態において検査することが要請される。なぜな て出力する比較回路と、

前記各比較回路からの出力の論理積を求めて出力する論 理回路と、を有することを特徴とする請求項1記載の液 晶表示パネル。

【請求項3】 前記比較回路と前記論理回路との間に、 比較回路の出力パルスのパルス幅を広げる信号処理回路 が設けられていることを特徴とする請求項2記載の液晶 表示パネル。

【請求項4】 複数の画像信号線と複数の走査信号線と がマトリクス状に形成され、且つ画像信号線と走査信号 30 線との各交点近傍位置にそれぞれ画素スイッチング素子 が形成されたアレイ基板を備え、前記走査信号線に走査 信号を伝達する走査信号線駆動回路及び前記画像信号線 に画像信号を伝達する画像信号線駆動回路が、前記アレ イ基板上に形成された半導体層により構成され、点順次 駆動方式により表示を行う液晶表示パネルにおいて、

前記画像信号線の一方側の端部には、前記画像信号線駆 動回路が接続され、画像信号線の他方側の端部には、画 素欠陥を検査するための画素欠陥検査用回路が接続され ており、この画素欠陥検査用回路は、前記画像信号線駆 40 動回路と同一の回路構成を有し、且つ前記アレイ基板上 に形成された半導体層により構成されていることを特徴 とする液晶表示パネル。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、画素スイッチング 素子として薄膜トランジスタ(TFT: Thin Film Tran sistor) などのアクティブ索子を使用したアクティブマ トリクス方式の液晶表示パネルに関し、特に、液晶注入 工程前のアレイ基板の状態において画素欠陥を検査する 50 【0007】また、点順次駆動方式の液晶表示パネルで

ことが可能な液晶表示パネルに関する。

[0002]

【従来の技術】ポリシリコン薄膜トランジスタ(以下p -SiTFTと略す)をスイッチング索子とするアクテ ィブマトリクス型液晶表示パネルは、表示部を構成する 画素トランジスタと同一の基板上に駆動回路を内蔵する ことができるという特徴がある。このようなTFTマト リクスアレイを備えた液晶表示パネルの駆動方式として は、点順次駆動方式と線順次駆動方式の2通りがある。 【0003】ところで、近年の液晶パネルの大画面化、 高精細化に伴い、1枚の液晶パネルの画素数が極めて大 きくなり、これに応じて画素スイッチング素子としての TFTや画像信号線・走査信号線の配線もまた極めて多 数となる。そのため、TFTの不良に起因した画素欠陥 や、ソース線等の断線・短絡その他の線欠陥の発生する 頻度も高い。従って、TFTの不良やソース線等の線欠 陥を、予め検査しておくことが必要となる。しかも、画 素欠陥等の検査は、液晶表示パネルの製造の際の最終工 程である液晶注入工程以前の状態、即ちTFTアレイ基 ら、液晶注入工程後に画素欠陥の検査を行うと、画素欠 陥を発見した場合に液晶表示パネル全体を破棄しなけれ

【0004】しかしながら、従来ではTFTアレイ基板 の状態において、効率的な検査方法はほとんど確立され ておらず、断線・短絡その他の線欠陥についてのみ検査 することができる程度であった。画素欠陥を検査する場 合は、TFTアレイ基板と対向基板間に液晶を注入して 液晶表示パネルを作製した後、液晶表示パネルに電圧を 印加し、液晶表示動作を目視により観察して画素欠陥の 有無を検査していた。しかし、液晶表示パネル作製後に 検査を行うため、上記したように画素欠陥が発見された 場合に、液晶が注入された液晶表示パネル全体を破棄す ることになり、製造歩留りの低下を招く。

ばならず、製造歩留りの低下を招くからである。

【0005】そこで、液晶注入工程前の状態において、 画素欠陥を検出することが要請されており、かかる要請 に答えるべく、特開平7一77553号公報に開示され ている画素欠陥検査装置が提案されている。この画素欠 陥検査装置は、液晶注入工程前のTFTアレイ基板の状 態において、TFTアレイ基板に内蔵されている駆動回 路の一部を構成する走査用シフトレジスタを利用するこ とにより、1 画素毎に順次画素欠陥を検査するように構 成されている。

[0006]

【発明が解決しようとする課題】しかしながら、上記の 従来例では、駆動回路に走査用シフトレジスタが組み込 まれた点順次駆動方式の液晶表示パネルにしか使用でき ず、線順次駆動方式の液晶表示パネルに使用することが できないという課題がある。

あっても、アレイ基板に駆動回路を形成した、駆動回路 内蔵型の被晶表示パネルの場合、上記従来例の検査装置 を用いて検査を行っても、信頼性の点において問題が生 じる。なぜなら、駆動回路を基板に作り込む工程におい て駆動回路自体に何等かの不良が発生するおそれがあ り、かかる駆動回路自体の不良の発生に起因して、画素 欠陥検査の信頼性が低下することになるからである。

【0008】更に、上記従来技術では、1画素毎に順次 画素欠陥を検査するため、検査時間が長く、検査効率が 悪いという課題がある。

【0009】本発明の目的は、上記課題に鑑み、液晶注入工程前のアレイ基板の状態において、画素欠陥の検査を行うことができ、しかも短い時間で検査を行うことができるようにした液晶表示パネルを提供することである。

[0010]

【課題を解決するための手段】上記の課題を解決するため、本発明のうちの請求項1記載の発明は、複数の画像信号線と複数の走査信号線とがマトリクス状に形成され、且つ画像信号線と走査信号線との各交点近傍位置に 20 それぞれ画素スイッチング素子が形成されたアレイ基板を備え、前記走査信号線に走査信号を伝達する走査信号線駆動回路及び前記画像信号線に画像信号を伝達する画像信号線駆動回路が、前記アレイ基板上に形成された半導体層により構成され、線順次駆動方式により表示を行う液晶表示パネルにおいて、前記画像信号線の一方側の端部には、前記画像信号線駆動回路が接続され、画像信号線の他方側の端部には、面素欠陥を検査するための画素欠陥検査用回路が接続されており、この画素欠陥検査用回路が接続されており、この画素欠陥検査用回路が接続されており、この画素欠陥検査用回路が接続されており、この画素欠陥検査

【0011】上記の如く画素欠陥検査用回路を設けることにより、線順次駆動方式の液晶表示パネルにおいて、液晶注入工程前の状態で画素欠陥の検査を行うことが可能となる。そのため、画素欠陥を内包するアレイ基板に液晶を注入して欠陥のある液晶表示パネルを製造する無駄を排除することができ、最終製品の歩留まりを向上することができる。

【0012】尚、画素欠陥を検査するに際しては、液晶 注入工程前のアレイ基板の状態において、画像信号電圧 40 を印加することによりアレイ基板を駆動し、1走査信号 線上の各画素に蓄積された電荷を放電電圧波形(または 放電電流波形)として1走査信号線毎に取り出し、この 取出された放電電圧波形を画素欠陥検査用回路により検 査し、画素欠陥の存否を判断する。このように、1走査 信号線毎に画素欠陥の検査を行うことができるので、1 画素毎に画素欠陥検査を行う従来例に比べて、検査効率 の向上を図ることができる。

【0013】また請求項2記載の発明は、請求項1記載 の液晶表示パネルにおいて、前記画案欠陥検査用回路 は、各画像信号線毎に設けられ、各画像信号線を介して 1 走査信号線毎に読み出された各画素毎の容量に蓄積さ れている電荷の放電電流値または放電電圧値と、予め定 めた基準値とを比較して、大小関係に応じた論理値に変 換して出力する比較回路と、前記各比較回路からの出力 の論理積を求めて出力する論理回路と、を有することを 特徴とする。

【0014】上記した構成により、例えば、放電電圧値が予め定めた基準値以上のとき、比較回路は論理「1」を出力し、放電電圧値が予め定めた基準値未満のとき、比較回路は論理「0」を出力する。従って、1走査信号線毎に読み出された各画素全てに関して、その放電電圧値が予め定めた基準値以上の場合のみ、論理回路の出力は論理「1」となる。放電電圧値が予め定めた基準値未満となる画素が少なくとも1以上あれば、論理回路の出力は論理「0」となる。一方、画素欠陥が存在する場合は、画素の容量に電が殆ど蓄積されないため、放電電圧値が基準値未満となり、画素欠陥が存在しない場合は、画素の容量に充分な電荷が踏積されるため、放電電圧値が基準値未満となり、画素欠陥が存在しない場合は、画素の容量に充分な電荷が蓄積されるため、放電電圧値が基準値以上となる。よって、論理回路の出力の論理状態により、画素欠陥の有無を検出することが可能となる。

【0015】また請求項3記載の発明は、請求項2記載の被晶表示パネルにおいて、前記比較回路と前記論理回路との間に、比較回路の出力パルスのパルス幅を広げる信号処理回路が設けられていることを特徴とする。

【0016】上記の如く、比較回路の出力パルスのパルス幅を広げることにより、検査精度の向上を図ることができる。

【0017】また請求項4記載の発明は、複数の画像信号線と複数の走査信号線とがマトリクス状に形成され、且つ画像信号線と走査信号線との各交点近傍位置にそれぞれ画素スイッチング索子が形成されたアレイ基板を備え、前記走査信号線に走査信号を伝達する走査信号線駆動回路及び前記画像信号線に画像信号を伝達する直側像信号線駆動回路が、前記アレイ基板上に形成された半導体層により構成され、点順次駆動方式により表示を行う端部には、前記画像信号線駆動回路が接続され、画像信号線取動回路が接続され、画像信号線取動回路が接続され、画像信号線取動回路が接続され、画像信号線取動回路が接続され、画像信号線取動回路が接続され、画像信号線取動回路が接続され、画像信号線取動回路と同一の回路構成を有し、且つ前記アレイ基板上に形成された半導体層により構成されていることを特徴とする。

【0018】上記の如く、画素欠陥検査用駆動回路が画像信号線駆動回路と同一回路構成であるため、画像信号線駆動回路が不良により正常に動作しない場合、画素欠陥検査用駆動回路を画像信号線駆動回路に転用することができ、最終製品の歩留まりを向上することができる。

[0019]

【発明の実施の形態】 (実施の形態1) 図1は実施の形 態1に係る液晶表示パネルの一部分を示す斜視図であ り、図2は実施の形態1に係る液晶表示パネルの回路図 である。本発明に係る液晶表示パネルは、液晶表示部を 駆動するための駆動回路が、アレイ基板に一体的に形成 された、いわゆる駆動回路内蔵型の液晶表示パネルであ る。また、この液晶表示パネルは、線順次駆動方式の液 晶表示パネルである。液晶表示パネルは、アレイ基板1 1と、アレイ基板11に対向する対向基板12と、アレ イ基板11と対向基板12間に挟持された液晶層13と 10 送られてきた画像信号を順次サンプルホールドしてい を有する。アレイ基板11及び対向基板12は、共に、 透明なガラス基板である。アレイ基板11の表面には、 複数の走査信号線V1, V2, …, Vn (走査信号線を 総称するときは参照符号Vで示す)と、各走査信号線V に直交する複数の画像信号線S1、S2、…、Sn(画 像信号線を総称するときは参照符号Sで示す)と、画像 信号線Sと走査信号線Vの各交点に対応して配置される 複数の画素スイッチング素子としての低温ポリシリコン 薄膜トランジスタ(以下、TFTと略称する)15… 15のソース電極15aは、画像信号線Sに接続され、 TFT15のゲート電極15bは走査信号線Vに接続さ れている。また、TFT15のドレイン電極15cは、 液晶容量 CLc及び保持容量 Cstg に共通に接続されてい る。尚、これら複数のTFT15…、複数の画素電極1 6…、画像信号線S及び走査信号線Vなどにより、液晶 表示部5が構成されている。

【0020】更に、アレイ基板11上の液晶表示部5の 周辺部には、画像信号を画像信号線Sを介して伝達する T15のゲート電極15bに走査信号を伝達する走査信 号線駆動回路18と、画素欠陥を検出する画素欠陥検査 用回路20とが設けられている。画像信号線駆動回路1 7は、画像信号線Sの一方の端部に接続されており、画 素欠陥検査用回路20は、画像信号線Sの他方の端部に 接続されている。ここで、画素欠陥検査用回路20によ り検査対象となる画素欠陥とは、TFT15の機能欠陥 のため、そのTFT15の対応する画素が全く表示され ないか、或いは表示されたとしても所定の明るさに満た ない場合などを意味する。

【0021】また、前記対向基板12の内側表面には、 透明導電膜から成る対向電極21が形成されており、対 向基板12の外側表面には、偏光板22が形成されてい る。また、前記アレイ基板11の外側表面には、偏光板 23が形成されている。尚、画素欠陥検査用回路20、 画像信号線駆動回路17及び走査信号駆動回路18は、 TFT15と同一の製造プロセスでアレイ基板11上に 作り込まれた、いわゆる内蔵回路である。

【0022】図3は画像信号線駆動回路及び画素欠陥検 査用回路の具体的な構成を示す回路図である。画像信号 50

線駆動回路17は、シフトレジスタ回路30と、画像デ ータライン部31と、サンプルホールド回路32と、バ ッフア回路33と、アナログスイッチa1, a2, …, anとから構成されている。このような構成の画像信号 線駆動回路17による線順次駆動の表示動作の概略を説 明すると、先ず、シフトレジスタ回路30からのドット タイミング信号が、サンプルホールド回路32に与えら れる。これにより、サンプルホールド回路32は、ドッ トタイミング信号に応じて画像データライン部31より く。そして、サンプルホールド回路32が1走査分のデ ータをサンプル・ホールドし終えると、1走査分のデー タがサンプルホールド回路32からバッファ回路33に 送り込まれる。その後、パッファ回路33は、1水平走 査期間に相当する時間をかけて各画像信号線 S 1. S 2. …, Snに同時にデータを書き込む。このような動 作が1走査信号線毎に順次行われ、1フレームの画像デ ータが書き込まれることになる。

【0023】また前記画素欠陥検査用回路20は、各画 と、複数の画素電極1.6 …とが形成されている。TFT~20~ 像信号線S毎に設けられる比較回路B.1, B.2, …, Bn(比較回路を総称するときは参照符号Bで示す)と、 アンド回路A1, A2, …, An-1 (アンド回路を総称 するときは参照符号Aで示す)から構成されている。ア ンド回路A1の一方の入力端子は比較回路B1の出カラ インに接続され、アンド回路A1の他方の入力端子は比 較回路B2の出カラインに接続されている。 またアンド 回路A2, A3, …, An-! の一方の入力端子は、それ ぞれ前段のアンド回路(例えばアンド回路An-1 に関す る前段のアンド回路とは、アンド回路An-2 を意味す 画像信号線駆動回路17と、走査信号線Vを介してTF 30 る)の出力ラインに接続され、アンド回路A2,A3, …, An-1 の他方の入力端子は、それぞれ比較回路B 2, B3, …, Bnの出力ラインに接続されている。前 記比較回路Bは、各画像信号線Sを介して1走査信号線 V毎に読み出された各画素毎の容量に蓄積されている電 荷の放電電圧値と、予め定めた基準電圧値Vrefとを比 較し、大小関係に応じた論理値に変換して出力する機能 を果たす。例えば、放電電圧値が基準電圧値Vref 以上 のときには、比較回路Bは論理「1」を出力し、放電電 圧値が基準電圧値Vref未満のときには、比較回路Bは 論理「0」を出力する。尚、放電電圧値に代えて放電電 流値を読み出しすように構成してもよい。

> 【0024】このような画素欠陥検査用回路20による 画素欠陥検査の概要を説明すると、液晶注入工程前のT FTアレイ基板の状態において、画像信号電圧を印加す ることによりTFTアレイ基板を駆動し、アレイ基板内 部において1走査信号線V上の各画素に蓄積された電荷 を放電電圧波形として、1走査信号線 V 毎に取り出し て、画素欠陥検査用回路20により検査し、画素欠陥の 存否を認識するものである。

> 【0025】図4は画素欠陥検査の動作を説明するため

のタイミングチャートである。図4を参照して、画索欠 陥検査の具体的な動作を説明する。 先ず、図4(a)に 示すように、走査信号線V1に選択パルスを印加して、 走査信号線V1に接続されているすべてのTFT15を 所定期間だけON状態にする。これに同期して、アナロ グスイッチa1, a2, a3, …, anをON状態にす る。これにより、図4(b)に示すように、サンプルホ ールド回路32に保持されている画像信号電圧が画像信 号線Sに読み出され、走査信号線V1に接続されている 各TFT15…に関連する容量(液晶容量 CLc及び保持 10 容量Csig に相当する) に同時に充電が行われる。尚、 ここで使用される画像信号電圧としては、TFT15に 関連する液晶容量CLcに十分に充電が行われるように使 用画像信号電圧範囲のうちの最高レベルの電圧が用いら

【0026】次に、走査信号線V1に接続されているす べてのTFT15及びアナログスイッチa1, a2, a 3, a4, …, anをOFF状態として充電状態を保持 する。その後、アナログスイッチa1, a2, a3, a 4, …, anをOFF状態にしたまま、TFT15のみ 20 できる範囲においての画案欠陥を検査することができ を再度ON状態とする。これにより、図4 (c) に示す ように、各画素に蓄積された電荷が画像信号線Sを介し て放電され、放電電圧(または放電電流)が画素欠陥検 査用回路20に与えられる。

れる。

【0027】画素欠陥検査用回路20では、以下の信号 処理により画素欠陥の有無を診断する。即ち、画素欠陥 検査用回路20を構成する比較回路Bにおいて、基準電 圧値Vref と画像信号線Sを介して与えられた放電電圧 値とが比較され、図4(d)に示すように、放電電圧値 が基準電圧値Vref 以上のときには比較回路Bは論理値 30 「1」を出力し、放電電圧値が基準電圧値 Vre! 未満の ときには比較回路Bは論理値「O」を出力する。そし て、比較回路Bの出力のアンド条件がアンド回路A1、 A 2, …, An-1 により求められ、検出端子D I Vから 出力される。従って、1走査信号線V上の全てのTFT 15が正常である場合、検出端子DIVの出力は論理 「1」になり、TFT15に欠陥がある場合(画素欠陥 がある場合に相当する)は、検出端子DIVの出力は論 理「O」になる。よって、検出端子DIVの出力の論理 状態により、画素欠陥の有無を検出することが可能とな 40

【0028】例えば、走査信号線V2と画像信号線S2 の交点に関するTFT15の性能が不良である場合を想 定する。走査信号線V1に接続されているすべてのTF T15の性能が良好であるので、図4(c)に示すよう に、放電電圧のピークが基準値Vref 以上となる。従っ て、比較回路 B1, B2, …, Bnの出力は、図4 (d) に示すように、論理「1」となる。よって、検出 端子DIVの出力は、図4(e)に示すように、論理 「1」となる。次いで、走査信号線V2に接続されてい 50

るTFT15の検査が行われると、図4(c)に示すよ うに、画像信号線S2に関する放電電圧のピークが基準 値Vref 未満となる。従って、比較回路B2の出力のみ が、論理「0」で、残余の比較回路B1, B3, …, B nの出力は論理値「1」となる。よって、検出端子DI Vの出力は、図4(e)に示すように、論理「O」とな る。こうして、画素欠陥の有無に対応して、検出端子D IVの出力の論理レベルが変化し、これにより画素欠陥 の有無を認識することが可能となる。

【0029】尚、基準値Vrel は、TFTの性能として 許容できる電圧レベルまで充電能力を有するか否かによ り、設定すればよい。例えば、TFTの性能欠陥により 対応する画素が全く表示されない状態を画素欠陥と考え るときは、基準値Vref をほぼ0レベルに設定すればよ い。また、対応する画素が全く表示されない状態ではな いが、所定の明るさに満たない状態を画素欠陥と考える ときは、所定の明るさが得られる電圧レベルを基準値V ref に設定すればよい。このようにして、基準値Vref を任意に設定することにより、TFTの性能として許容 る。また、本実施の形態1では、1走査信号線毎に画素 欠陥を検査することができ、1 画素毎に検査を行う従来 例に比べて、短時間で検査を行うことができ、検査効率 の向上を図ることができる。

【0030】尚、具体的に画素欠陥の有無を認識するた めには、例えば、図5に示すような発光装置25の入力 端子 I 1 に、検出端子D I Vを接続するようにすればよ い。検出端子DIVの出力が論理「1」のときは、トラ ンジスタTrがON状態となり、発光ダイオードDに順 方向電流が流れ、発光ダイオード26が点灯する。検出 端子DIVの出力が論理「0」のときは、トランジスタ TrがOFF状態となり、発光ダイオード26に電流が 流れず、発光ダイオード26は点灯しない。こうして、 画素欠陥の有無を目視により認識することができる。 尚、発光ダイオード26に代えて、ブザー等により画素 欠陥の有無を認識するようにしてもよい。また、上記実 施の形態では、画素欠陥検査用回路20において2入力 アンド回路が用いられたけれども、3以上の多数入力ア ンド回路を用いる構成であってもよい。

【0031】 (実施の形態2) 図6は実施の形態2に係 る液晶表示パネルの画素欠陥検査用回路の構成を示す回 路図である。実施の形態2では、上記実施の形態1にお ける画素欠陥検査用回路20に代えて画素欠陥検査用回 路20Aが用いられる。この画素欠陥検査用回路20A は、比較回路 B1, B2, …, Bn とアンド回路 A1, A2, …, Anとの間に、T形フリップフロップFF 1、FF2, …, FFn (T形フリップフロップを総称 するときは参照符号 FFで示す)がそれぞれ介在するよ うに構成されている。このような構成により、後述する ように、アンド回路Aへの入力信号のパルス幅を大きく

【0032】ここで、図7に示すT形フリップフロップ

することが可能となる。

FFの動作機能を表1に示す。

【表1】

	,		122.23		
プリセット	クリア	カウント	出力		
入力 ニュー	入力	入力	<u> </u>	T	動作状態
*PR	*CL	T	Q	*Q	
0	0	任意値	1	1	禁止モード
0	1	任意値	1	トグル	一方の出力のみ
1	0	任意値	トグル	1	1レベル 他はトグル
1	1	<u>n−1</u> √n	* Q =-1	Q	トグル動作
1	1	n-1 \(\frac{n}{}	Q1	* Q	变化せず

【0033】図7及び表1において、記号「*」は反転 20 フリップフロップFF1に関連する動作を中心に説明す を意味するものとする。例えば、*PRはPRの反転を 意味し、*CLはCLの反転を意味し、*QはQの反転 を意味する。

【0034】次いで、上記表1を参考にしつつ、本実施 の形態2の画素欠陥検査用回路の動作を説明する。画素 欠陥の検査処理は、基本的には実施の形態1と同様であ る。但し、画素欠陥検査用回路にT形フリップフロップ FFを備える構成としたことにより、画素欠陥検査用回 路20Aにおける検査処理が画素欠陥検査用回路20と 1に選択パルスを印加し、走査信号線V1に接続してい る全てのTFT15…を所定時間〇N状態にする。これ と同期して、アナログスイッチa1, a2, a3, …, anをON状態にしてサンプルホールドしている画像信 号を入力して、各TFT15に関連する液晶容量Clcに 画像信号線Sを通じて同時に充電が行なわれる。次い で、TFT15…及びアナログスイッチa1, a2, a 3, a4, …, anをOFF状態として充電状態を保持 した後、再度TFT15…をON状態とすることによっ て、各画素に蓄積された電荷の放電電圧(または放電電 40 流)を画素欠陥検査用回路20Aに与え、走査信号線V 1に関する画素の欠陥を検出する。走査信号線 V 1 に関 して画素欠陥がないと判断した場合は、上記の走査信号 線V1に関する検査処理と同様の処理を、走査信号線V 2 について行い、画素欠陥がなければ、同様な検査処理 を走査信号線V3、V4、…と順次行っていく。

【0035】図8は画素欠陥検査用回路20Aの動作を 示すタイミングチャートである。 尚、図8は走査信号線 V1及びフリップフロップFF1に関連する波形のみを

る。上記のように走査信号線V1に接続しているTFT 15に関連する液晶容量CLcが、図8(c)に示すよう に放電され、画像信号線B1の出力が、図8 (d) に示 すよう状態となった場合を想定する。ここで、画像信号 線B1の出力はフリップフロップFF1のカウント入力 Tに相当する。従って、図8(d)に示すよう、時刻t 1において、フリップフロップFF1のカウント入力T が論理「0」から論理「1」に変化する。一方、この時 刻t1では、図8(e)に示すようにプリセット*PR は異なる。先ず、実施の形態 1 と同様に、走査信号線 V 30 は論理「1」であり、且つクリア * C L も図 8 (f) に 示すように論理「1」であるので、フリップフロップF F1は表1よりトグル動作状態である。よって、出力Q は*Qn-1 となる。ここで、Qn-1 は時刻 t 1 以前のQ の出力を意味するので、図8(g)に示すように、Qn-1 は論理「0」である。従って、*Qn-1 は論理「1」 となり、出力Qは図8(g)に示すようにカウント入力 Tの立ち上がりエッジである時刻 t 1 において論理 「1」に変化する。そして、時刻 t 2 まで論理「1」を 維持する。尚、カウント入力Tが論理「1」から論理 「0」に変化しても、表1より出力Qに変化はない。そ して時刻 t 2 では、クリア*CLが論理「1」から論理 「O」に変化するので、このときの出力Qは表1よりト グル動作となる。よって、出力Qは、図8(g)に示す ように、時刻t2において論理「1」から論理「「0」 に変化する。

[0036] こうして得られた図8 (g) に示す出力Q と、図8(d)に示すカウント入力Tとを比較すれば、 出力Qの方がカウント入力でよりも、パルス幅が大きく なっていることが認められる。このことは、他のフリッ 描いている。以下、説明の便宜上、走査信号線V1及び 50 プフロップFF2, …FFnの出力に関しても同様であ

12

る。こうして、比較回路Bとアンド回路Aとの間に、T 形フリップフロップFFをそれぞれ介在する構成とする ことにより、アンド回路Aへの入力信号のパルス幅を大 きくすることが可能となり、画素欠陥検査用回路20A の精度を向上することができる。尚、後続するアンド回 路Aの信号処理は、実施の形態1と同様であり、1走査 信号線V上の全てのTFTが正常である場合には、検出 端子DIVの出力が論理「1」になり、画素欠陥がある 場合には、検出端子DIVの出力が論理「O」になり、 画素欠陥の有無を識別することが可能となる。

【0037】 (実施の形態3) 図9は実施の形態3に係 る液晶表示パネルの全体構成図である。この実施の形態 3は、実施の形態1に類似し対応する部分には同一の参 照符号を付す。上記実施の形態1では線順次駆動方式の 液晶表示パネルであったけれども、本実施の形態3では 点順次駆動方式の液晶表示パネルである点が異なる。従 って、本実施の形態3では、実施の形態1における画像 信号線駆動回路17に代えて点順次駆動用の画像信号線 駆動回路17Aが用いられる。この画像信号線駆動回路 17Aは、各画像信号線S1, S2, S3, …, Snに 20 接続するアナログスイッチa1, a2, a3, …, a n と、このアナログスイッチa1、a2, a3、…, an をON状態にするパルスをドットタイミング信号で順番 に送る走査用シフトレジスタ50とから構成されてい る。また、本実施の形態3における画素欠陥検査用回路 20Bは、各画像信号線Sに接続するアナログスイッチ al2, a22, a32, a42, ..., an22, ... アナログスイッチa12, a22, a32, a42, …, an 2をON状態にするパルスをドットタイミング 信号で順番に送るシフトレジスタ62とから構成されて 30 おり、画像信号線駆動回路17Aと同じ回路構成となっ

【0038】次に、本実施の形態3における画素欠陥の 検査処理を説明する。本実施の形態3における画素欠陥 検査は、基本的には上記実施の形態1と同様である。但 し、本実施の形態3の液晶表示パネルでは、点順次駆動 方式により駆動されるため、各画素を構成するTFT1 5 に関連する液晶容量 CLcに蓄積した電荷を放電電圧波 形として画素欠陥検査用回路20Bより1画素毎に検出 えば、走査信号線 V1を選択し、ゲート電圧が印加され ている期間に、シフトレジスタ50を走査させアナログ スイッチa1, a2, a3, a4, …, anを順次ON 状態にする。これにより、画像データが、データライン D1を介して、画像信号線 S1, S2, …, Snに順次 導出され、対応する各画素を構成するTFT15に関連 する液晶容量CLcが充電される。次いで、アナログスイ ッチa1, a2, a3, a4, …, anをOFF状態に する。

【0039】次いで、画素欠陥検査用回路20Bを構成 50 の膜厚(例えば500A)となるように成膜し、さらに

するシフトレジスタ62を走査させ、各TFT15に関 連する液晶容量CLcに蓄積された電荷を放電する。すな わち、シフトレジスタ62を走査させてアナログスイッ Fall, all, all, all, all, ..., anleco 順序で順次にONさせることにより、このスイッチa1 2, a 2 2, a 3 2, a 4 2, …, a n 2 を介して1 画 素毎の電荷を放電電圧波形(または放電電流波形)とし てデータラインD2より取り出す。尚、具体的に画素欠 陥の有無の判断は、例えば従来例(特開平7-7755 10 3号公報) に開示されている画素欠陥検査装置を使用す ればよい。即ち、データラインD2より取り出された放 電電圧波形を、当該画素欠陥検査装置に入力して、画案 欠陥の有無を検査すればよい。

【0040】また、上記のように画像信号線Sの一方の 端部から画像信号を書き込み、この書き込まれた画像信 号を画像信号線Sの他方の端部から読み出すため、例え ば選択パルスが印加された走査信号線Vと画像信号線S との交点から画素欠陥検査用回路20Bまでの間に線欠 陥が存在している場合に、そのことを併せて検査するこ とが可能となる。例えば、図9に示す画像信号線S2上 の×印の位置に線欠陥が存在している場合、第1行、第 2列の画素の欠陥を検査する際に放電電圧波形を画素欠 陥検査用回路20Bが読み出すことができず、データラ インD2より取り出された電圧波形はほぼ0レベルとな り、線欠陥が検出される。このようにして、画素欠陥の みならず、線欠陥をも検査することができるので、検査 効率を向上することができる。なぜなら、画素欠陥の検 査処理中において線欠陥が検出されると、その線欠陥の 存在するTFTアレイ基板は破棄されるので、それ以降 に画素欠陥検査をする必要がなくなるからである。

【0041】尚、本実施の形態3では、画素欠陥検査用 駆動回路20Bが画像信号線駆動回路17Aと同一回路 構成であるため、画像信号線駆動回路17Aが不良によ り正常に動作しない場合、画素欠陥検査用駆動回路20 Bを画像信号線駆動回路17Aに転用することができる という特有の効果を有する。

【0042】次に、上記実施の形態1~3において使用 される走査信号線駆動回路18、画像信号線駆動回路1 7,17A及び画素欠陥検査用回路20,20A,20 する点において相違する。以下に具体的に説明する。例 40 B等の内蔵回路を構成するポリシリコン薄膜トランジス 夕の製造方法を、図10を参照して説明する。先ず、例 えば歪み点670℃の透光性ガラスからなるガラス基板 100上に、例えばSiO2といった材料からなる下地 絶錄膜101を、450℃の温度条件での常圧CVD法 といった手法にて成膜する。下地絶縁膜101の膜厚 は、例えば2000人とする。

> 【0043】下地絶縁膜101を生成した後、a-S i:H(アモルファスシリコンと水素との化合物)から 成る半導体材料膜102°をプラズマCVD法にて所定

14

リソグラフィー工程にて所定の形状にパターニングす る。パターニングした半導体材料膜102'に対して所 定の条件 (例えば処理温度450℃ 、処理時間60 分)で脱水素処理を行う。この工程は、結晶化を行う際 に水素の脱離による半導体材料膜102'のアブレーシ ョンの発生を防ぐことを目的としている。

【0044】脱水素後、波長380nmのXeClエキ シマレーザーの照射といった手法により、半導体材料膜 102 の結晶化を行い、半導体材料膜102 をp-Siの半導体層102にする(図10(a)参照)。 【0045】次に、半導体層102上に例えばSiO2 からなるゲート酸化膜103を450℃の温度条件で常 圧CVD法により、例えば1000Aといった極薄い膜 厚に成膜する。ゲート酸化膜103の成膜後、A1等か らなる導電体膜104'を所定の膜厚(例えば3000 A) となるようにスパッタリング等の手法により形成す る。そして、導電体膜104.をAIエッチング液を用 いたリソグラフィー工程にて、所定の形状にパターンニ ングレ、これより、導電体膜104、をゲート電極10 4にする(図10(b)参照)。

【0046】次に、ゲート電極104をマスクとして半 導体層102の両側部位に、イオンドーピング法等の手 法を用いてリン、ボロンなどの不純物をイオンに注入す る(セルフアライン構成)。これにより、半導体層10 2には、中央部にチャネル領域 102 aが、チャネル領 域102aの両側にソース領域102b及びドレイン領 域102cがそれぞれ形成される(図10(c)参 顆)。

【0047】次に、ゲート酸化膜103上にSiO2等 0 A) に形成し、形成した層間絶縁膜105によってゲ 一ト電極104を被覆する。層間絶縁膜105は、例え ば、450℃の温度条件での常圧CVD法にて成膜する (図10 (d)参照)。

[0048] 次に、層間絶縁膜105とゲート絶縁膜1 03とに、リソグラフィー工程を用いて、ソース領域1 02b、ドレイン領域102cに達するコンタクトホー ル106を形成する。コンタクトホール106を形成し たのち、層間絶縁膜105上に、Ti膜、AI膜等の2 種類の導電体の積層体からなる導電膜107′を形成す 40 る。導電膜107.は例えば、スパッタリングにより形 成する。またTi膜の膜厚は例えば1000Aが適当で あり、AI膜の膜厚は例えば7000Åが適当である。 このようにして形成した導電膜107'によりコンタク トホール106を完全に充填する。さらに、導電膜10 7、をBC13 /C12 系ガスを用いたリソグラフィー 工程にて所定の形状にパターンニングすることで、ソー ス・ドレイン電極107を形成する(図10(e)参

【0049】次に保護膜となるパッシベーション膜10 50 【図9】実施の形態3に係る液晶表示パネルの全体構成

8を成膜する。続いて、処理温度350℃、重水素ガス 流量300sccm、RFパワー800Wの条件下で、 2時間のプラズマ水素化処理を行う。最後に、リソグラ フィー工程にて、パッシベーション膜108を所定の形 状にてパターンニングすることで、内蔵駆動回路を構成 する薄膜トランジスタが完成する。

【0050】上記実施の形態1~3では、低温ポリシリ コンTFTを用いたけれども、他の単結晶質或いは多結 晶質半導体材料により構成されるTFTを用いるように 10 してもよい。

【0051】また、液晶表示部5のマトリクスを構成す るTFTがアモルファスTFT、内蔵回路(走査信号線 駆動回路18、画像信号線駆動回路17,17A及び画 素欠陥検査用回路20, 20A, 20B) を構成するT FTが低温ポリシリコンTFTというように、表示部と 内蔵駆動回路が異なる材料を用いたTFTで構成するよ うにしてもよい。

[0052]

【発明の効果】以上のように本発明によれば、線順次駆 20 動方式の液晶表示パネルについて、液晶注入工程以前の アレイ基板の状態において画素欠陥を検出することがで きる。従って、画素欠陥のある液晶表示パネルを製造す る無駄を排除することができ、最終製品の歩留まりを向 上することができる。

【0053】また、1走査信号線毎に画素欠陥を検査で きるため、1 画素毎に検査する従来例に比べて検査効率 の向上を図ることができる。

【0054】また、点順次駆動方式の液晶表示パネルに ついて、画素欠陥検査用駆動回路が画像信号線駆動回路 からなる層間絶縁間105を所定の膜厚(例えば400 30 と同一回路構成であるため、画像信号線駆動回路が不良 により正常に動作しない場合、画素欠陥検査用駆動回路 を画像信号線駆動回路に転用することができ、最終製品 の歩留まりを向上することができる。

【図面の簡単な説明】

【図1】実施の形態1に係る液晶表示パネルの一部分を 示す斜視図である。

【図2】実施の形態1に係る液晶表示パネルの回路図で ある。

【図3】実施の形態1に係る液晶表示パネルに使用され る画像信号線駆動回路及び画素欠陥検査用回路の具体的 な構成を示す回路図である。

【図4】実施の形態1の画素欠陥検査の動作を説明する ためのタイミングチャートである。

【図5】発光装置の回路図である。

【図6】実施の形態2における画素欠陥検査用回路の構 成を示す回路図である。

【図7】T型フリップフロップの回路図である。

【図8】実施の形態2における画素欠陥検査用回路の動 作を示すタイミングチャートである。

図である。

【図10】ポリシリコンTFTの製造工程を示す断面図である。

【符号の説明】

11:アレイ基板

12:対向基板

13:液晶層

15:TFT

16: 画素電極

17, 17A: 画像信号線

18:走査信号線

20, 20A, 20B: 画素欠陥検査用回路

A1, A2, …, An-I:アンド回路

B1, B2, …, Bn:比較回路


V1, V2, …, Vn:走査信号線

S1, S2, …, Sn:画像信号線

FF1, FF2, ..., FFn: フリップフロップ


D I V: 検出端子

[図1]




[図4]


16




【図2】





【図5】




[図7]












[図9]



フロントページの続き

(72)発明者 中村 美香

大阪府門真市大字門真!006番地 松下電器

産業株式会社内

F ターム(参考) 2H092 GA59 HA28 JA24 JA35 JA39
JA43 JA44 JB57 JB77 KA03
KA04 KA05 KA10 KA12 KA18
KB25 MA05 MA07 MA08 MA18
MA27 MA30 MA37 MA41 MA57
MA58 NA13 NA29 NA30 PA06
5C006 AC02 AF44 AF51 AF53 BB16
BC20 BF03 BF06 BF11 BF14
BF26 BF31 BF43 EB01 EB04
FA00

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

